Δ = eventualmente da approfondire

Note:

- ~~se non compaiono, recuperare Half-adder e Full-adder~~
- eventualmente scrivere tutte le regole dell'algebra booleana
- approfondire se necessario (vedi le ex-verifiche) la questione overflow, carry out, carry in
- Eventualmente guardare meglio la ALU e la moltiplicazione/divisione per 2 (slides dopo la ALU
- Eventualmente riguardare cosa fa il d.d.s primitivo e cosa fa invece la risoluzione delle corse critiche
- Rivedere primo I. di De Morgan per la sintesi a P.S. (da scrivere sul foglio)
- scrivere le forme d'onda nel caso di Moore e nel caso di Mealy
- scrivere sintesi a NAND e con MUX sul foglio
- capire se la sintesi a NAND scritta è giusta
- ripassa bene anche le varie codifiche (BCD, complemento a due, ...)
- scrivere le strutture interne dei blocchi (completo, con anche resci asincrono, enable, ...)
- se c'è spazio sul foglio, riportare il 7-segmenti
- approfondire come effettuare per bene la sintesi a MUX
- ricorda che frasi del tipo "l'uscita cambia APPENA cambia l'ingresso" o simili indicano la necessità di una rete di Mealy
- Studiati bene i vari modi per formare un mux e la sintassi dell'espressione di un MUX
- Come determinare la massima frequenza
- Guarda l'esempio di Vims della verifica del 9/02/21 per una idea su come fare sintesi a MUX
- nella sintesi a NAND trasforma anche le negazioni in NAND, ricordando che $!x = x \text{ NAND } x$

Blocchi

MUX



A seconda della configurazione degli N-bit di controllo, seleziona un ingresso da far passare

DEMUX



A seconda della configurazione degli N bit di controllo sceglie su quale uscita far arrivare l'ingresso

DECODER (DEC)



Ingresso fisso a 1 (o ENABLE), a seconda della configurazione degli N bit di controllo sceglie su quale uscita far arrivare l'ingresso (se I=1, è equivalente dire che sceglie quale uscita attivare)

HALF-ADDER (HA)



Prende in ingresso 2 restituisce la somma (S) e il resto (R)
(realizzabile tramite simulazione della T.d.V.)

FULL-ADDER (FA)



Prende N+1 ingressi (quelli da sommare + carry-in) e restituisce somma e resto (S e R)

ADDER A N BIT




Prende due configurazioni a N bit e mi restituisce la somma e l'eventuale carry-out. È formato da N-1 FA e da 1 HA.

TRANSCODIFICATORE BINARIO-GRAY



Prende un numero binario (una configurazione di bit in ingresso) e restituisce la configurazione Gray corrispondente
(realizzabile tramite simulazione della T.d.V.)

BUFFER TRISTATE



Prende un ingresso e lo lascia passare se il segnale di controllo è 1 (o 0 nel caso del buffer "attivo basso" (2))

LATCH SR (LSR)



Prende in ingresso un segnale di set (S) e uno di reset (R).
S e R non sono mai 1. Q e !Q sono l'uscita e l'uscita negata. Se S=1, Q viene impostato a 1, se R=1 l'uscita viene riportata a 0, se S=0 e R=0 l'uscita rimane quella precedentemente impostata

LATCH SD (LSD)



Si basa sul Latch SR. Se C=0, Q rimane come precedentemente impostato. Se C=1, Q diventa uguale a D.

FLIP-FLOP (FFD)



Costituito da due Latch SD, è in grado di campionare (ovvero di "impostare" Q) il valore di D solo quando CK passa da 0 a 1 (sul fronte di salita del clock)

REGISTRO EDGE-TRIGGERED (RN)



Consente la memorizzazione di più bit in parallelo. È formato da una pila di FFD in parallelo con clock sincronizzato. Il reset può anche essere asincrono, permettendo il reset senza aspettare il ciclo di clock successivo.

REGISTRO A SCORRIMENTO (SHIFT REGISTER) (SRN)



A ogni ciclo di clock, memorizza D e shifta (fa scorrere) il bit precedentemente memorizzato. In N cicli di clock riesce a memorizzare una sequenza di N bit. È composto da una cascata di FFD sincronizzati. Un eventuale segnale di LOAD, accompagnato da N bit di load, dà la possibilità di caricare tali bit nei FFD. Un altro eventuale segnale è L/R, che permette lo scorrimento verso sinistra (Left) o destra (Right). Anche per lo shift register si può avere un segnale di EN e uno di RESET.

CONTATORE FREE RUNNING (RCN)



A ogni ciclo di clock, scelto consentire gli ingressi, la rete passa nello stato successivo, che codifica un numero (naturale). Un contatore sincrono a 2^N bit (che può contare fino a 2^N) è costituito da N FFD sincronizzati opportunamente collegati. Un contatore asincrono (non consentibile come rete sincrona) è formato da una cascata di FFD opportunamente collegati in cui il clock che FFD è dato dall'uscita del FFD precedente. Anche per questo dispositivo è possibile incorporare segnali di ENABLE, RESET e LOAD. È inoltre possibile inserire un meccanismo di UP/DOWN, che a seconda che sia UP (1) o DOWN (0) fa sì che la rete conti in maniera crescente o decrescente.

Essendo che ogni i-esimo bit di uscita cambia (commuta) ogni 2^i cicli di clock, ogni i-esimo bit di uscita crea un'onda di periodo 2^i.

CONTATORE DI JOHNSON (JC)



Contatore in grado di contare 2n valori ricampionando e sfruttando i FFD che lo compongono. Ha il vantaggio di non avere ritardi sul suo interno ⇒ frequenza di clock massima, ha lo svantaggio che richiede più FFD di un RC per essere costruito